エンベデッドデザイン¶

ザイリンクスおよびそのエコシステムパートナーは、コンセプトからリリースまでを効率的で迅速に移行するエンベデッドツールおよびランタイム環境を提供しています。ザイリンクス Zynq® SoC および Zynq UltraScale+ MPSoC デバイス、MicroBlaze™ プロセッサコア、オープンソースオペレーティングシステムやベアメタルドライバーを含む Arm Cortex-M1/M3 マイクロコントローラー、複数のランタイムとマルチ OS 環境、高度な統合開発環境、コンパイラ、デバッガー、およびプロファイリングツールを使用したエンベデッドシステムの作成に必要なすべてのコンポーネントが提供されます。

このリポジトリには、エンベデッドデザインの作成に関する情報が含まれます。含まれる資料は、次のとおりです。

入門チュートリアル

チュートリアル	ボード	内容
Versal ACAP エンベデッドデザインチュートリアル (日本語版)	Versal VMK180/VCK190	Versal™ VMK180/VCK190 評価ボードのエンベデッド開発にザイリンクス Vivado® Design Suite フローおよび Vitis™ 統合ソフトウェアプラットフォームを使用する方法を説明します。
Zynq UltraScale+ MPSoC エンベデッドデザインチュートリアル (英語版)	ZCU102 Rev 1.0/1.1	Zynq UltraScale+ MPSoC デバイスのエンベデッド開発にザイリンクス Vivado Design Suite フローおよび Vitis 統合ソフトウェアプラットフォームを使用する方法を説明します。
Zynq-7000 エンベデッドデザインチュートリアル (英語版)	ZC702 Rev 1.0	Zynq-7000 SoC デバイスのエンベデッド開発にザイリンクス Vivado Design Suite フローおよび Vitis 統合ソフトウェアプラットフォームを使用する方法を説明します。

機能チュートリアル¶

チュートリアル

内容

First Stage Boot Loader (FSBL) (英語版)

First Stage Boot Loader (FSBL) は SoC デバイスを初期化し、必要なアプリケーションまたはデータをメモリに読み込んで、ターゲット CPU コアでアプリケーションを起動できます。FSBL は Vitis プラットフォームプロジェクトに含まれますが (プラットフォームプロジェクトの作成中にブートコンポーネントの作成を有効にした場合)、追加の FSBL アプリケーションを汎用アプリケーションとして作成して、さらに変更またはデバッグできます。

システムデバッガーを使用したアプリケーションのプロファイル (英語版)

スタンドアロンのドメインまたはボードサポートパッケージ (BSP) と、Linux のブートおよび Vitis ソフトウェアプラットフォームでのデバックで作成した AXI CDMA に関連するアプリケーションのプロファイリング機能を有効にします。

設計チュートリアル¶

チュートリアル	内容
グラフィックスおよび DisplayPort ベースのサブシステムのセットアップ例 (英語版)	Zynq UltraScale+ MPSoC デバイスの GPU と DP をベースとしたデザインを実行するために必要な設定、パッケージ、およびツールフローを示します。

デバッグ¶

チュートリアル	内容
Vitis エンベデッドソフトウェアデバッグガイド (英語版)	エンベデッドソフトウェアのデバッグの具体例を紹介し、さまざまなザイリンクスデバッグ機能がどのように役立つかを説明します。

ユーザーガイド¶

チュートリアル	内容
Vitis 統合ソフトウェアプラットフォームユーザーガイドシステムパフォーマンス解析 (英語版)	パフォーマンス解析ツールボックスの技術的な詳細と、その利便性および機能を活用するための手法を説明します。
Versal Dhrystone ベンチマーク (英語版)	Dhrystone ベンチマークのリファレンスデザインを生成し、Dhrystone アプリケーションを構築および実行する手順を示します。

エンベデッド デザイン¶