Vitis™ アプリケーション アクセラレーション開発フロー チュートリアル

コレスキー アルゴリズムの Vitis ハードウェア アクセラレーション

バージョン: Vitis 2021.2

このチュートリアルは、3 つのセクションに分割されます。

  • セクション 1 (~ 10 分):

    • Vitis とホスト/カーネルの実例の概要

      • Vitis がどのようにして困難な部分を受け持ち、ユーザーがアプリケーション コードに集中できるようにしているかをお見せします。

  • セクション 2 (Alveo U50 カードが既にインストール済みの場合は数分):

    • Vitis 開発ツールを設定します。

    • サーバーにインストールされたカードを見つけて確認します。

  • セクション 3 (数時間):

    • Cholesky アルゴリズムを理解し、まず CPU 上で実行します。

    • コードを分類し直して、ホストとカーネル プログラムの両方を作成します。

    • ホストとカーネルをバインドする API を確認します。

    • 複数のモジュールにわたってカーネルにインクリメンタル最適化を適用して、スループットを向上させます。最後に、最適化されたアクセラレータを使用する Alveo カードをプログラミングし、パフォーマンスを確認します。

    • 入門

      • Cholesky アルゴリズムの紹介

      • CPU バージョンの実行

    • Vitis モジュール 1

      • 最初のカーネル デザインを使用し、パフォーマンス ベースラインを基準点として取得

      • Vitis を GUI モードまたは make で実行

      • Vitis アナライザーを実行して、アプリケーションのタイムラインを視覚化

      • Vitis HLS を実行して、カーネル コードのパフォーマンスとリソースを確認

    • Vitis モジュール 2 (PIPELINE と INTERFACE の影響に焦点を当てた短いモジュール)

      • HLS PIPELINE プラグマによる命令の並列化を理解

      • INTERFACE プラグマを適用して物理ポート アダプターを管理

    • Vitis モジュール 3

      • double データ型よりもハードウェア効率の高い C++ の float データ型を使用するようにデザインを変更

      • Vitis、Vitis アナライザー、および Vitis HLS を実行

    • Vitis モジュール 4

      • DATAFLOW タスク並列最適化プラグマを適用

      • Vitis、Vitis アナライザー、および Vitis HLS を実行 (特定のデータフロー波形の表示を含む)

      • U50 カードで実行


Apache ライセンス、バージョン 2.0 (以下「ライセンス」) に基づいてライセンス付与されています。本ライセンスに準拠しないと、このファイルを使用することはできません。ライセンスのコピーは、http://www.apache.org/licenses/LICENSE-2.0 から入手できます。

適切な法律で要求されるか、書面で同意された場合を除き、本ライセンスに基づいて配布されるソフトウェアは、明示的または黙示的を問わず、いかなる種類の保証または条件もなく、「現状のまま」配布されます。ライセンスに基づく権限と制限を管理する特定の言語については、ライセンスを参照してください。

Copyright© 2020–2021 Xilinx
XD018