ランタイムおよびシステムの最適化チュートリアル

設計チュートリアル

最適化されたアクセラレーション アプリケーションを開発する手法には、アプリケーションのアーキテクチャとハードウェア カーネルの開発の 2 つの段階があります。最初の段階では、どのソフトウェア関数を FPGA カーネルでアクセラレーションするか、どれくらいの並列処理が達成可能か、どのようにコード記述するかなど、アプリケーション アーキテクチャに関する重要事項を決定します。第 2 段階では、ソース コードを構築し、必要なコンパイラ オプションとプラグマを適用して、最適なパフォーマンス ターゲットを達成するのに必要なカーネル アーキテクチャを作成して、カーネルをインプリメントします。次の例では、この方法を実際のアプリケーションで使用します。

チュートリアル

内容

XRT ホスト コードの最適化

Kaggle Dogs vs. Cats データセットを使用して AlexNet たたみ込みニューラル ネットワーク (CNN) の修正バージョンをトレーニング、プルーニング、量子化して、ザイリンクス ZCU102 ボードで運用します。

機能チュートリアル

機能チュートリアルでは、Vitis AI 内の特定のワークフローまたは段階について説明します。

チュートリアル

内容

複数 DDR バンクの使用

複数の DDR を使用してカーネルとグローバル メモリ間のデータ転送を向上する方法を説明します。

複数の計算ユニットの使用

FPGA のカーネル インスタンス数を増加する柔軟なカーネル リンク プロセスを使用して、統合したホスト カーネル システムの並列処理を改善する方法を説明します。

Vivado インプリメンテーションの制御

プロジェクトをインプリメントする際に Vivado® ツール フローを制御する方法を説明します。

HBM のための最適化

このチュートリアルでは、HBM をサポートするプラットフォームで HBM を最大限に活用する方法について説明します。