Vitis™ ハードウェア アクセラレーション チュートリアル xilinx.com の Vitis™ 開発環境を参照

設計チュートリアル

最適化されたアクセラレーション アプリケーションを開発する手法には、アプリケーションのアーキテクチャとハードウェア カーネルの開発の 2 つの段階があります。最初の段階では、どのソフトウェア関数を FPGA カーネルでアクセラレーションするか、どれくらいの並列処理が達成可能か、どのようにコード記述するかなど、アプリケーション アーキテクチャに関する重要事項を決定します。第 2 段階では、ソース コードを構築し、必要なコンパイラ オプションとプラグマを適用して、最適なパフォーマンス ターゲットを達成するのに必要なカーネル アーキテクチャを作成して、カーネルをインプリメントします。次の例では、この方法を実際のアプリケーションで使用します。

チュートリアル	内容
ブルーム フィルターの例	カーネルとホスト コードの最適化手法を組み合わせて、データ解析アプリケーションで 10 倍のスピードアップを達成する方法を説明します。
たたみ込みの例	ビデオ ストリームのリアルタイム処理に使用される 2D たたみ込みを解析および最適化するプロセスについて説明します。
RTL システム統合の例	フリーランニング RTL カーネル、Vitis ライブラリ関数、カスタム Vitis HLS カーネルを実際のシステムに統合する方法を示します。
巡回セールスパーソン問題	アルゴリズム モデルからハードウェアに HLS カーネルをインプリメントするフロー全体をデモします。
ボトム RTL カーネルのデザイン フローの例	このチュートリアルでは、GUI 環境を使用せずにバッチ モードで、複雑な RTL カーネルを最初から開発する方法を示します。
コレスキー アルゴリズム アクセラレーション	FPGA アクセラレーションの概念を説明し、Cholesky マトリックス分解アルゴリズムをインプリメントするハードウェア アクセラレータを徐々に最適化する方法を示します。
XRT ホスト コードの最適化	CPU ホスト コードを最適化して、ハードウェア アクセラレータとランタイム ソフトウェアの相互関係を最大限に活用する方法を説明します。
IVAS を使用したストリーミング ビデオ解析	Vitis および Vitis AI で、ストリーミング ビデオを解析するためのザイリンクス IVAS フレームワークを使用したリファレンス プラットフォームをデモします。

^{Copyright© 2020 Xilinx}