エンベデッド デザイン

ザイリンクスおよびそのエコシステム パートナーは、コンセプトからリリースまでを効率的で迅速に移行するエンベデッド ツールおよびランタイム環境を提供しています。ザイリンクス Zynq® SoC および Zynq UltraScale+ MPSoC デバイス、MicroBlaze™ プロセッサ コア、オープンソース オペレーティング システムやベアメタル ドライバーを含む Arm Cortex-M1/M3 マイクロ コントローラー、複数のランタイムとマルチ OS 環境、高度な統合開発環境、コンパイラ、デバッガー、およびプロファイリング ツールを使用したエンベデッド システムの作成に必要なすべてのコンポーネントが提供されます。

追加情報

エンベデッド ツールの詳細は、ザイリンクス エンベデッド ソフトウェア インフラストラクチャを参照してください。

このリポジトリには、エンベデッド デザインの作成に関する情報が含まれます。含まれる資料は、次のとおりです。

入門チュートリアル

チュートリアル	ボード	内容
Versal ACAP エンベデッド デザイン チュートリアル	Versal VMK180/VCK190	Versal™ VMK180/VCK190 評価ボードのエンベデッド開発にザイリンクス Vivado® Design Suite フローおよび Vitis™ 統合ソフトウェア プラットフォームを使用する方法を説明します。
Zynq UltraScale+ MPSoC エンベデッド デザイン チュートリアル (英語版)	ZCU102 Rev 1.0/1.1	Zynq UltraScale+ MPSoC デバイスのエンベデッド開発にザイリンクス Vivado Design Suite フローおよび Vitis 統合ソフトウェア プラットフォームを使用する方法を説明します。
Zynq-7000 エンベデッド デザイン チュートリアル (英語版)	ZC702 Rev 1.0	Zynq-7000 SoC デバイスのエンベデッド開発にザイリンクス Vivado Design Suite フローおよび Vitis 統合ソフトウェア プラットフォームを使用する方法を説明します。

機能チュートリアル

チュートリアル	内容
FSBL (First Stage Boot Loader) (英語版)	First Stage Boot Loader (FSBL) は SoC デバイスを初期化し、必要なアプリケーションまたはデータをメモリに読み込んで、ターゲット CPU コアでアプリケーションを起動できます。FSBL は Vitis プラットフォーム プロジェクトに含まれますが (プラットフォーム プロジェクトの作成中にブート コンポーネントの作成を有効にした場合)、追加の FSBL アプリケーションを汎用アプリケーションとして作成して、さらに変更またはデバッグできます。
エンベデッド MicroBlaze プロセッサのプログラム (英語版)	Vivado® IP インテグレーターを使用して、Spartan®-7 FPGA 用のシンプルな MicroBlaze™ システムを作成します。
システム デバッガーを使用したアプリケーションのプロファイル (英語版)	スタンドアロンのドメインまたはボード サポート パッケージ (BSP) と、Linux のブートおよび Vitis ソフトウェア プラットフォームでのデバックで作成した AXI CDMA に関連するアプリケーションのプロファイリング機能を有効にします。

設計チュートリアル

チュートリアル	内容
グラフィックおよび DisplayPort ベースのサブシステムのセットアップ例 (英語版)	Zynq UltraScale+ MPSoC デバイスの GPU と DP をベースとしたデザインを実行するために必要な設定、パッケージ、およびツール フローを示します。

デバッグ

チュートリアル	内容
Vitis エンベデッド ソフトウェア デバッグ ガイド (英語版)	エンベデッド ソフトウェアのデバッグの具体例を紹介し、さまざまなザイリンクス デバッグ機能がどのように役立つかを説明します。

ユーザー ガイド

チュートリアル	内容
Vitis 統合ソフトウェア プラットフォーム ユーザー ガイド システム パフォーマンス解析 (英語版)	パフォーマンス解析ツールボックスの技術的な詳細と、その利便性および機能を活用するための手法を説明します。
Versal Dhrystone ベンチマーク (英語版)	Dhrystone ベンチマークのリファレンス デザインを生成し、Dhrystone アプリケーションを構築および実行する手順を示します。