Versal ACAP エンベデッド デザイン チュートリアル

この資料では、VCK190/VCK190/VMK180 評価ボードにザイリンクス Vivado® Design Suite フローを使用する方法について説明します。使用するツールは、Vivado Design Suite および Vitis™ 統合ソフトウェア プラットフォームのバージョン 2022.2 です。Vitis 統合ソフトウェア プラットフォームをインストールするには、『Vitis 統合ソフトウェア プラットフォームの資料: エンベデッド ソフトウェア開発 [UG1400]を参照してください。

注記

このチュートリアルで説明する、ハードウェア上での Linux ブート手順はそれぞれ、2022.2 リリースの PetaLinux ツールに特化したものです。PetaLinux ツールは Linux ホスト マシンにインストールしないと、このガイドの Linux 部分の演習を実行できません。

重要

VCK190/VMK180 評価キットには、Silicon Labs CP210x VCP USB-UART Bridge. が含まれます。これらのドライバーを必ずインストールしている必要があります。詳細は、『Silicon Labs CP210x USB-to-UART Installation Guide』 (UG1033) を参照してください。

このガイドのサンプル プロジェクトは、64 ビットの Windows 10 OS で実行するザイリンクス ツール、Vitis ソフトウェア プラットフォームおよび 64 ビットの Linux OS で実行する PetaLinux を使用して作成されています。ほかの Windows インストールで別バージョンのツールを実行した場合、結果が異なることがあります。サンプル プロジェクトは、エンベデッド デザインの次の項目について紹介することに重点を置いています。

  • Versal ACAP CIPS および NoC (DDR) IP コアの設定: Versal™ ACAP CIPS (Control, Interfaces, and Processing System) IP コアと NoC を使用してデザインを作成し、 Arm® Cortex™-A72 および Cortex-R5F プロセッサ上で単純な Hello World アプリケーションを実行する方法について説明します。この章では、簡単なデザインを例として使用し、ハードウェアおよびソフトウェア ツールの概要を説明します。

  • ブートおよびコンフィギュレーション: Versal ACAP のブートイメージを設定および作成するためのコンポーネントの統合を示します。この章の主旨は、ブートローダーを統合およびロードする方法を理解することです。

  • Vitis ソフトウェア プラットフォームを使用したデバッグ: ザイリンクス Vitis ソフトウェア プラットフォームのデバッグ機能を紹介します。この章では、前のデザインを使用してソフトウェアをベアメタル (OS なし) で実行して、Vitis IDE のデバッグ機能を示します。また、Versal ACAP のデバッグ コンフィギュレーションもリストします。

  • スカラー型エンジンと適応型エンジンを使用したシステム デザイン例: 使用可能なツールとサポートされるソフトウェア ブロックを使用して、Versal ACAP 上にシステムを構築する方法について説明します。この章では、Vivado ツールで PL AXI GPIO を使用してエンベデッド デザインを作成する方法について説明します。また、Versal デバイス上で Arm Cortex-A72 コア ベースの APU 用の Linux OS をコンフィギュレーションしてビルドする手順についても説明します。

  • SmartLynq+ モジュールを使用した高速デバッグ ポートのシステム デザイン例: 高速デバッグ ポート (HSDP) を使用して Versal ACAP 上にシステムを構築する方法について説明します。この章では、Vivado ツールで HSDP を利用し、Linux イメージのダウンロードに SmartLynq+ モジュールを使用するエンベデッド デザインを作成する方法について説明します。

  • スタックド シリコン インターコネクト デバイスのシステム デザイン例: Versal デバイスをベースに、SSI (スタックド シリコン インターコネクト) デバイス用のツールやサポートされているソフトウェア ブロックを使用したシステム構築について説明します。

このデザイン チュートリアルでは、ザイリンクス提供のファイルを多数使用する必要があります。これらは、ザイリンクス ウェブサイトからダウンロードできる ZIP ファイルに含まれます（入門を参照）。このチュートリアルでは ZIP ファイルの内容が C:\edt に抽出されていることを前提にしています。

© Copyright 2023 Advanced Micro Devices, Inc. All rights reserved.Xilinx, the Xilinx logo, AMD, the AMD Arrow logo, Alveo, Artix, Kintex, Kria, Spartan, Versal, Vitis, Virtex, Vivado, Zynq, and other designated brands included herein are trademarks of Advanced Micro Devices, Inc. Other product names used in this publication are for identification purposes only and may be trademarks of their respective companies.

Licensed under the Apache License, Version 2.0 (the “License”); you may not use this file except in compliance with the License.You may obtain a copy of the License at http://www.apache.org/licenses/LICENSE-2.0.

Unless required by applicable law or agreed to in writing, software distributed under the License is distributed on an “AS IS” BASIS, WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.See the License for the specific language governing permissions and limitations under the License.