2020.1 Vitis™ アプリケーション アクセラレーション チュートリアル

2019.2 Vitis アプリケーション アクセラレーション開発フロー チュートリアル

Vitis HLS の解析および最適化

概要

Vitis 高位合成 (HLS) は、Vitis アプリケーション アクセラレーション開発フローの重要な部分です。このツールは、C/C++ および OpenCL コードをカーネルにコンパイルして、ザイリンクス デバイスのプログラマブル ロジック (PL) でのアクセラレーションに使用できるようにします。つまり、高位合成を実行して Vitis ツール用にハードウェア カーネルをコンパイルするツールです。

このチュートリアルでは、Vitis HLS ツールの GUI を使用してハードウェア カーネルをビルド、解析、最適化します。Vitis ツールでは Vitis カーネル フローを使用します。詳細は、『Vitis 統合ソフトウェア プラットフォームの資料』 (UG1416) の Vitis HLS フローの Vitis カーネル フローのイネーブルを参照してください。

開始前の確認事項

このチュートリアルでは、次を使用します。

  • BASH Linux シェル コマンド

  • 2020.1 Vitis コア開発キット リリースおよび xilinx_u200_xdma_201830_2 プラットフォーム。必要であれば、ほかのバージョンおよびプラットフォームを使用するように変更することもできます。

重要:

  • 例を実行する前に、『Vitis 統合ソフトウェア プラットフォームの資料』 (UG1416) のアプリケーション アクセラレーション開発フローのインストールの手順に従って、Vitis コア開発キットをインストールしてください。

  • ザイリンクス Alveo™ データセンター アクセラレータ カードでアプリケーションを実行する場合は、各 Alveo カードのリンク先の [資料] タブに表示される資料で説明されるように、カードとソフトウェア ドライバーを正しくインストールしてください。

チュートリアル リファレンス ファイルの入手

  1. リファレンス ファイルを入手するには、ターミナルに git clone https://github.com/Xilinx/Vitis-Tutorials と入力します。

  2. vitis_hls_analysis ディレクトリに移動し、reference-files ディレクトリにアクセスします。

次のステップ

演習は、次の順序で実行します。


メイン ページに戻る — 入門コースの初めに戻る


Copyright© 2020 Xilinx

この資料は表記のバージョンの英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。 日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。