2021.1 Vitis™ 入門チュートリアル

2020.2 チュートリアルを参照

Vitis フロー 101 – パート 1: 基本概念¶

Vitis 統合ソフトウェアプラットフォームは、標準プログラミング言語を使用して FPGA でアクセラレーションされたアプリケーションを開発して配布するためのフレームワークを提供します。Vitis には、次のような標準ソフトウェア開発環境の機能がすべて含まれています。

x86 または Arm® プロセッサで実行されるホストアプリケーション用のコンパイラまたはクロスコンパイラ
FPGA バイナリをビルドするためのクロスコンパイラ
コードの問題を特定して解決するのに役立つデバッグ環境
ボトルネックを特定し、アプリケーションを最適化するのに役立つパフォーマンスプロファイラー

Vitis プログラミングおよび実行モデルの理解¶

Vitis でアクセラレーションされたアプリケーションは、ソフトウェアプログラムと FPGA バイナリ (ハードウェアアクセラレーションカーネルを含む) の 2 つのコンポーネントで構成されます。

ソフトウェアプログラムは C/C++ で記述され、従来の CPU 上で動作します。ソフトウェアプログラムは、ザイリンクスランタイムライブラリ (XRT) でインプリメンテーションされたユーザー空間 API を使用して、FPGA デバイスのアクセラレーションカーネルとやりとりします。
ハードウェアアクセラレーションカーネルは、C/C++ または RTL (Verilog または VHDL) で記述して、FPGA デバイスのプログラマブルロジック部分内で実行できます。カーネルは標準 AXI インタフェースを使用して Vitis ハードウェアプラットフォームと統合されます。

Vitis でアクセラレーションされたアプリケーションは、データセンターまたはエンベデッドアクセラレーションプラットフォームのいずれかで実行できます。

データセンタープラットフォームの場合、ソフトウェアプログラムは x86 サーバー上で実行され、カーネルは PCIe の接続されたアクセラレーションカード上の FPGA 内で実行されます。
エンベデッドプラットフォームの場合、ソフトウェアプログラムはザイリンクス MPSoC デバイスの Arm プロセッサ上で動作し、カーネルは同じデバイス内で動作します。

Vitis アプリケーションのソフトウェアおよびハードウェアコンポーネントは、標準化されたインターフェイス (XRT API および AXI プロトコル) を使用してやりとりするため、ユーザーのソースコードがプラットフォーム固有の詳細情報にほとんど依存しないので、異なるアクセラレーションプラットフォーム間で容易に移植ができるようになっています。

ソフトウェアプログラムがハードウェアカーネルとやりとりする方法は複数あります。最も簡単な方法では、次が実行されます。

ホストプログラムがカーネルで必要とされるデータを FPGA デバイスのグローバルメモリに書き込みます。
ホストプログラムが、カーネルの入力パラメーターを設定します。
ホストプログラムがカーネルの実行をトリガーします。
カーネルは必要な計算を実行し、必要に応じてグローバルメモリにアクセスしてデータの読み書きをします。カーネルはストリーミング接続を使用してほかのカーネルとやるとりすることもできます。
カーネルがホストにタスクが完了したことを通知します。
ホストプログラムは、グローバルメモリからホストメモリにデータを転送したり、別のカーネルににデータの所有権を移すことができます。

Vitis ビルドプロセスの理解¶

Vitis ビルドプロセスでは、ホストプログラムとカーネルコードの両方に対して標準のコンパイルおよびリンクプロセスに従います。

ホストプログラムは、データセンターアプリケーション用の GNU C++ コンパイラ (g++) またはザイリンクス MPSoC デバイス用の GNU C++ Arm クロスコンパイラを使用してビルドされます。
FPGA バイナリは、Vitis コンパイラを使用してビルドされます。まず、カーネルはザイリンクスオブジェクト (.xo) ファイルにコンパイルされます。そのあと、.xo ファイルがハードウェアプラットフォームにリンクされ、FPGA バイナリ (.xclbin) ファイルが生成されます。Vitis コンパイラとリンカーは、さまざまなオプションを適用して、結果を調整および最適化します。

Vitis ビルドターゲットの理解¶

Vitis コンパイラには、デバッグおよび検証に使用する 2 つのエミュレーションターゲット、および実際の FPGA バイナリを生成するのに使用されるデフォルトのハードウェアターゲットの 3 つのビルドターゲットがあります。

ソフトウェアエミュレーション - カーネルコードは、ホストプロセッサ上で実行されるようにコンパイルされます。これにより、ビルドと実行を高速に繰り返して反復アルゴリズムで調整していくことができます。このターゲットは、構文エラーを特定し、アプリケーションと共に実行されるカーネルコードをソースレベルでデバッグし、システムの動作を検証するのに便利です。
ハードウェアエミュレーション - カーネルコードがハードウェアモデル (RTL) にコンパイルされ、専用シミュレータで実行されます。ビルドおよび実行ループにかかる時間は長くなりますが、詳細でサイクル精度のカーネルアクティビティが表示されます。このターゲットは、FPGA に配置するロジックの機能をテストして、初期パフォーマンス見積もりを取得する場合に便利です。
ハードウェア - カーネルコードがハードウェアモデル (RTL) にコンパイルされ、FPGA にインプリメントされて、実際の FPGA で実行されるバイナリが生成されます。

次の手順¶

理論は役に立ちますが、実践に勝るものはありません。最初のサンプルプロジェクトを開始する前に、パート 2 に進んで Vitis ツールをインストールします。