Here is a list of all class members with links to the classes they belong to:

- i -

• ID : xilinx::AIE::DeadlockProneRouting, xilinx::AIE::PinnedRoutingFailure, xilinx::AIE::RoutingFailure
• idSettings : xilinx::AIE::Routing
• idsTo() : xilinx::AIE::Pathfinder::RouteState
• inferTypeB2A : SwapUnaryOpsPattern< UnaryOpA, UnaryOpB >
• InferTypeB2AFnTy : SwapUnaryOpsPattern< UnaryOpA, UnaryOpB >
• ingress : CircuitFanoutSeed, Via
• init : InBuf< T >, OutBuf< T >
• initBuffers() : xilinx::AIE::AIERTControl
• initGuardBytes : BankAwareContext
• initialize() : xilinx::AIE::Pathfinder, xilinx::AIE::Placer, xilinx::AIE::SequentialPlacer
• initLocks() : xilinx::AIE::AIERTControl
• InlineRuntimeCallsPattern() : InlineRuntimeCallsPattern
• inner : xilinx::AIE::StreamWindow
• input : xilinx::AIE::StreamHop
• inputChannelsUsed : xilinx::AIE::TileAvailability
• InsertLoadPdiForConfigurePattern() : InsertLoadPdiForConfigurePattern
• instr : args
• invalidate() : hrx_test::Buffer
• isAIE2P : LowerVectorContractionOpToAIEVecMatMulPattern< MatMulOpTy >
• isBdChannelAccessible() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• isChannelFree() : xilinx::AIE::DMAChannelAnalysis
• isCoreTile() : xilinx::AIE::AIETargetModel
• isCyclic : RuntimeCallGraphCyclicityAnalysis
• isEast() : xilinx::AIE::AIETargetModel
• isEmptyInterconnect() : AIEFindFlowsPass
• isEqual() : llvm::DenseMapInfo< xilinx::AIE::DMAChannel >, llvm::DenseMapInfo< xilinx::AIE::ObjectFifoAcquireOp >, llvm::DenseMapInfo< xilinx::AIE::ObjectFifoCreateOp >, llvm::DenseMapInfo< xilinx::AIE::Port >, llvm::DenseMapInfo< xilinx::AIE::TileID >
• isGreedy() : xilinx::AIE::SASchedule
• isInternal() : xilinx::AIE::AIETargetModel
• isLegalMemAffinity() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• isLegalTileConnection() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• isMemEast() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• isMemNorth() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• isMemSouth() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• isMemTile() : xilinx::AIE::AIETargetModel
• isMemTilePadValueSupported() : xilinx::AIE::AIETargetModel, xilinx::AIE::BaseNPU2TargetModel
• isMemWest() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• isModeled() : xilinx::AIE::StreamWaitGraph
• isMulticast : xilinx::AIE::NetInfo
• isNorth() : xilinx::AIE::AIETargetModel
• IsNPU : xilinx::AIE::AIETargetModel
• isPending() : xilinx::AIE::Pathfinder::TreeBuilder
• isPinned() : xilinx::AIE::Pathfinder::RouteState
• isPriority : xilinx::AIE::SwitchboxConnect::Cell
• isPriorityFlow : xilinx::AIE::Flow
• isProvenComplete() : xilinx::AIEX::DmaCompletionState
• isRoutedThroughOnly() : AIEGenerateColumnControlOverlayPass
• isShimNOCorPLTile() : xilinx::AIE::AIETargetModel
• isShimNOCTile() : xilinx::AIE::AIETargetModel
• isShimPLTile() : xilinx::AIE::AIETargetModel
• isSigned : xilinx::aievec::ResolvedMatMulOperand
• isSouth() : xilinx::AIE::AIETargetModel
• issuesToken : xilinx::AIEX::DmaCompletionState::Push, xilinx::AIEX::QueueEffect
• isSupportedBlockFormat() : xilinx::AIE::AIETargetModel, xilinx::AIE::BaseNPU2TargetModel
• isTaken() : xilinx::AIE::PacketIdSpace
• isTwoInput() : xilinx::aievec::ShuffleModeShape
• isValid : RuntimeCallGraphCyclicityAnalysis
• isValidTile() : xilinx::AIE::AIETargetModel
• IsVirtualized : xilinx::AIE::AIETargetModel
• isWest() : xilinx::AIE::AIETargetModel
• iteration_current : xilinx::AIEX::BdTemplateFields
• iterationCurrent : xilinx::AIE::DmaBdLayout
• iterationSize : xilinx::AIE::DmaBdLayout
• iterationStride : xilinx::AIE::DmaBdLayout