Here is a list of all class members with links to the classes they belong to:

- g -

• gatherBdTemplateFields() : AIEDMATasksToNPUPass
• generatePacketFlowsForControl() : AIEGenerateColumnControlOverlayPass
• get() : hrx_test::Context, PyAieTargetModel
• getAcceptanceRatio() : xilinx::AIE::SASchedule
• getAccumulatorCascadeSize() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getAddressGenGranularity() : xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel, xilinx::AIE::VC1902TargetModel
• getAgent() : xilinx::AIE::StreamWaitGraph
• getAllocates() : xilinx::AIE::Placer
• getArgument() : AIEVecConvOpTransformationPass, AIEVecTransformationPass, CanonicalizeVectorForAIEVecPass, DynamicSizeNoImplicitBroadcastPass, LowerVectorToAIEVec
• getAvailableShimChans() : AIEGenerateColumnControlOverlayPass
• getBdForBlock() : AIEDMATasksToNPUPass
• getBdIdRangeForChannel() : xilinx::AIE::AIETargetModel
• getBDMaxDims() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getCanonicalizeVectorForAIEVecOptions() : xilinx::aievec::ConvertVectorToAIEVecOptions
• getCircuitFanoutSeeds() : ConnectivityAnalysis
• getColumnShift() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getComputeTileLoadStoreBusWidth() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getComputeTileMaxVectorAlignBits() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2PSTargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel, xilinx::AIE::BaseNPU2TargetModel
• getConnectedTiles() : ConnectivityAnalysis
• getConnectedTilesFromCircuitFanout() : ConnectivityAnalysis
• getConnectedTilesFromEgress() : ConnectivityAnalysis
• getConnectedTilesFromInput() : ConnectivityAnalysis
• getConstantSplatValue() : ShiftClampTruncToSRSPattern
• getControllerID() : AIEGenerateColumnControlOverlayPass
• getConvMacFromAddOp() : LongestConvMACChainAnalysis
• getConvMacFromMulOp() : LongestConvMACChainAnalysis
• getCoord() : xilinx::AIEX::TokenAnalysis
• getCoreDataAddressSpaceSize() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getCoreStackAlignment() : xilinx::AIE::AIETargetModel
• getCtrlPktAllocName() : AIEGenerateColumnControlOverlayPass
• getCurrentTxnNumCmds() : xilinx::AIE::AIERTControl
• getDefaultAxCache() : xilinx::AIE::AIETargetModel
• getDefaultCoreStackSize() : xilinx::AIE::AIETargetModel
• getDependentDialects() : AIEAssignLockIDsPass, AIEAssignTileCtrlIDsPass, AIECreateLocksPass, AIEFindFlowsPass, AIEGenerateColumnControlOverlayPass, AIELocalizeLocksPass, AIELowerCascadeFlowsPass, AIENormalizeAddressSpacesPass, AIENormalizeDmaBdDimsPass, AIEVecConvOpTransformationPass, AIEVecTransformationPass, CanonicalizeVectorForAIEVecPass, LowerVectorToAIEVec
• getDescription() : AIEVecConvOpTransformationPass, AIEVecTransformationPass, CanonicalizeVectorForAIEVecPass, DynamicSizeNoImplicitBroadcastPass, LowerVectorToAIEVec
• getDevice() : xilinx::AIEX::BlockwriteData
• getDmaBdAddress() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2PSTargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getDmaBdAddressOffset() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getDmaBdIterBits() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getDmaBdLayout() : xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getDmaBdLimits() : xilinx::AIE::AIE2TargetModel
• getDmaBdMaxLen() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getDmaBdStepBits() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getDmaBdWrapBits() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getDmaChannelIdleMask() : xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getDMAChannelIndex() : xilinx::AIE::DMAChannelAnalysis
• getDMAChannelLimit() : xilinx::AIE::DMAChannelAnalysis
• getDMAChannelOwner() : xilinx::AIE::DMAChannelAnalysis
• getDmaControlAddress() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2PSTargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getDmaStatusAddress() : xilinx::AIE::AIE2PSTargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getDmaTaskQueueDepth() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getDmaTaskQueueSizeMask() : xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getEntryNode() : llvm::GraphTraits< const WaitGraph * >
• getFanoutEgressSeeds() : ConnectivityAnalysis
• getField() : xilinx::AIE::RegisterInfo
• getFieldMask() : xilinx::AIE::AIETargetModel
• getFinalCost() : xilinx::AIE::SAPlacer
• getGroupBcastDist() : LongestConvMACChainAnalysis
• getGroupBcastShift() : LongestConvMACChainAnalysis
• getGroupSignalShift() : LongestConvMACChainAnalysis
• getGroupsInChain() : LongestConvMACChainAnalysis
• getHashValue() : llvm::DenseMapInfo< xilinx::AIE::DMAChannel >, llvm::DenseMapInfo< xilinx::AIE::ObjectFifoAcquireOp >, llvm::DenseMapInfo< xilinx::AIE::ObjectFifoCreateOp >, llvm::DenseMapInfo< xilinx::AIE::Port >, llvm::DenseMapInfo< xilinx::AIE::TileID >
• getIntrinsicName() : xilinx::aievec::PackOpConversion, xilinx::aievec::SelectOpConversion, xilinx::aievec::UPDOpConversion
• getIteration() : xilinx::AIE::SASchedule
• getKind() : xilinx::AIE::AIETargetModel
• getLocalDmaControlAddress() : xilinx::AIE::AIETargetModel
• getLocalLockAddress() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getLocalMemorySize() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getLockLocalBaseIndex() : xilinx::AIE::AIETargetModel
• getLowerVectorToAIEVecOptions() : xilinx::aievec::ConvertVectorToAIEVecOptions
• getMaxChannelNumForAdjacentMemTile() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getMaxCol() : xilinx::AIE::DynamicTileAnalysis
• getMaxLockValue() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getMaxOutOfOrderId() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getMaxPacketId() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getMaxRepeatCount() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getMaxRow() : xilinx::AIE::DynamicTileAnalysis
• getMemEast() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getMemEastBaseAddress() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getMemInternalBaseAddress() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getMemLocalBaseAddress() : xilinx::AIE::AIETargetModel
• getMemNorth() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getMemNorthBaseAddress() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getMemSouth() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getMemSouthBaseAddress() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getMemTileLoadStoreBusWidth() : xilinx::AIE::AIETargetModel
• getMemTileSize() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getMemWest() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getMemWestBaseAddress() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getModelProperties() : xilinx::AIE::AIETargetModel
• getMovesPerIter() : xilinx::AIE::SASchedule
• getName() : xilinx::AIE::Placer, xilinx::AIE::SAPlacer, xilinx::AIE::SequentialPlacer
• getNumArbiters() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getNumBanks() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getNumBDs() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getNumBDsForChannel() : xilinx::AIE::AIETargetModel
• getNumControllers() : xilinx::AIE::AIETargetModel, xilinx::AIE::BaseNPU1TargetModel, xilinx::AIE::BaseNPU2TargetModel
• getNumControllersPerColumn() : xilinx::AIE::AIE2PSTargetModel, xilinx::AIE::AIETargetModel
• getNumDestShimMuxConnections() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getNumDestSwitchboxConnections() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2PSTargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getNumLocks() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getNumMemTileRows() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIETargetModel, xilinx::AIE::BaseNPU1TargetModel, xilinx::AIE::BaseNPU2TargetModel, xilinx::AIE::VE2302TargetModel, xilinx::AIE::VE2802TargetModel, xilinx::AIE::VE3858TargetModel
• getNumMselsPerArbiter() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getNumSlaveSlots() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getNumSourceShimMuxConnections() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getNumSourceSwitchboxConnections() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2PSTargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getOptimizeAIEVecOptions() : xilinx::aievec::ConvertVectorToAIEVecOptions
• getOrCreate() : xilinx::AIEX::BlockwriteData
• getOrEncode() : xilinx::AIE::NpuConfigCache
• getPacketMergeEgresses() : ConnectivityAnalysis
• getPacketMergeOps() : ConnectivityAnalysis
• getPktFlowWithSameSrcOrDst() : AIEGenerateColumnControlOverlayPass
• getPlacement() : xilinx::AIE::Placer
• getProgramMemorySize() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getRegisterDatabase() : xilinx::AIE::AIETargetModel
• getRequestedStreams() : xilinx::AIE::StreamConflicts
• getRowShift() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getScalarConstantValue() : LowerScalarShiftClampTruncToSRS
• getShareableTileOp() : xilinx::AIEX::TokenAnalysis
• getSharedMemory() : xilinx::AIE::AIETargetModel
• getShiftValue() : ShiftClampTruncToSRSPattern
• getShimBurstEncodingsAndLengths() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2PSTargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel, xilinx::AIE::BaseNPU2TargetModel
• getShimMux() : xilinx::AIE::DynamicTileAnalysis
• getStreams() : xilinx::AIE::StreamConflicts
• getStreamSwitchPortIndex() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2PSTargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel
• getSwitchbox() : xilinx::AIE::DynamicTileAnalysis
• getTable() : xilinx::AIE::NamedOpTableCollection
• getTargetArch() : xilinx::AIE::AIE1TargetModel, xilinx::AIE::AIE2PSTargetModel, xilinx::AIE::AIE2TargetModel, xilinx::AIE::AIETargetModel, xilinx::AIE::BaseNPU2TargetModel
• getTemperature() : xilinx::AIE::SASchedule
• getTile() : xilinx::AIE::DynamicTileAnalysis
• getTiles() : xilinx::AIEX::TokenAnalysis
• getTileToControllerIdMap() : xilinx::AIE::AIETargetModel
• getTileType() : xilinx::AIE::AIETargetModel, xilinx::AIE::BaseNPU2TargetModel, xilinx::AIE::VC1902TargetModel, xilinx::AIE::VE2302TargetModel, xilinx::AIE::VE2802TargetModel, xilinx::AIE::VE3858TargetModel, xilinx::AIE::VirtualizedNPU1TargetModel
• getTokenChains() : xilinx::AIEX::TokenAnalysis
• getTokenPairs() : xilinx::AIEX::TokenAnalysis
• getTokenSymbols() : xilinx::AIEX::TokenAnalysis
• getTokenUserOp() : xilinx::AIEX::TokenAnalysis
• getTxnOpLocs() : xilinx::AIE::AIERTControl
• getVisibility() : xilinx::AIE::AttrBasedSymbolVisibility< ConcreteType >
• getVisibilityAttrName() : xilinx::AIE::AttrBasedSymbolVisibility< ConcreteType >
• getWidth() : xilinx::AIE::BitFieldInfo
• graph : llvm::GraphTraits< const WaitGraph * >::ToNode
• greedyMultiplier : xilinx::AIE::SAConfig
• greedyThreshold : xilinx::AIE::SAConfig
• groupedFlows : xilinx::AIE::Pathfinder::RouteState
• groupOf() : xilinx::AIE::Pathfinder::RouteState
• groups() : xilinx::AIE::ShimTransferSpans
• groupsInChain : LongestConvMACChainAnalysis
• grow() : xilinx::AIE::Pathfinder::TreeBuilder